 |
|
張貼者： |
Jennyliu
|
|
| 時間： |
2026/4/27 上午 06:01:00
|
| 標題： |
台灣首家！南亞科打入Vera Rubin鏈 毛利率叩關七成 堃昶 華邦 旺宏 鈺創 2495普安
|
|
內容： |
台灣首家！南亞科打入Vera Rubin鏈 毛利率叩關七成 堃昶 華邦 旺宏 鈺創 2495普安 威剛 群聯
2026/04/27
輝達新一代AI平台Vera Rubin即將邁入量產，將大量導入低功耗DRAM LPDDR，傳出南亞科（2408）LPDDR產品獲得青睞，並透過台積電（2330）協助，打入Vera Rubin供應鏈，相關產品規格要求更高，單價也優於消費性應用，助益南亞科毛利率叩關七成。
南亞科成為台灣首家切入輝達AI伺服器主記憶體體系的廠商，打破過往由韓、美業者主導的格局，為台灣記憶體產業寫下新里程碑。對於相關消息，南亞科表示，客戶與公司合作商品屬機密資料，恕無法對外說明；台積電則沒有回應。
業界人士指出，輝達為降低AI伺服器整體耗電並縮小主機板空間，在Vera Rubin平台大幅調整記憶體架構，導入功耗更低的LPDDR5X／LPDDR系列，並搭配新模組設計，取代部分傳統DDR與高功耗配置，此一策略不僅關係到整機效能與能源效率，更牽動整體記憶體供應鏈重新洗牌。
研究機構調查數據指出，一台AI伺服器所需LPDDR容量為智慧機數十倍，隨著Vera Rubin大量導入LPDDR，將使供給更加吃緊。
回顧產品藍圖，輝達執行長黃仁勳早在去年GTC大會即首度展示Vera Rubin樣品，當時主機板整合一顆Vera CPU與兩顆大型Rubin GPU，並配置多達32個LPDDR插槽與HBM4記憶體，已引發市場高度關注。
黃仁勳在今年GTC進一步揭露，Vera Rubin並非單一晶片升級，而是橫跨CPU、GPU、互連、網路與DPU的整體平台架構，其中，Vera CPU採88核心、176執行緒設計，強化單執行緒與I／O能力；Rubin GPU則在電晶體數僅約1.6倍成長下，實現推論五倍、訓練3.5倍的效能躍升。
業界分析，輝達為提升CoWoS先進封裝良率與整體效能，已協調美、韓記憶體供應商，將高頻寬記憶體堆疊製程交由台積電統籌，同步整合LPDDR等新記憶體架構進行堆疊設計，在此規畫下，為提高供應彈性並降低地緣風險，南亞科成功取得一席之地。
消息人士透露，台灣記憶體業者過去主攻消費性市場，在晶片平整度與翹曲控制難以符合AI應用高規格要求，為突破技術門檻，台積電甚至親自介入指導，協助本土廠商優化製程，南亞科在獲得相關技術支援後，LPDDR產品品質顯著提升，順利通過輝達驗證，躋身AI伺服器供應鏈，象徵台廠技術能力跨入新門檻。
|
|