.



 
市場新聞!
市場新聞!
進入網友聚會!
選讀特區
圖表!
部落格
休閒育樂!
進入政治議題!
廣告說明
懸賞公告
關於168
張貼者: 木蘭
時間: 2026/5/27 上午 06:19:00
標題: 分析人士稱,華為的新晶片縮放規則旨在繞過ASML的瓶頸,但仍有障礙。
內容:
如果得到證實,這項創新對華為而言意義重大,自2019年以來,華為一直被排除在先進半導體技術之外。


馮可可在廣東,曹安在上海和鄧麗欣在深圳
發佈時間:2026年5月26日晚上10:00更新時間:2026年5月26日晚上10:52
華為技術有限公司已經找到了解決中國最棘手的晶片製造瓶頸之一的辦法,但分析人士警告說,中國實現半導體自主化的道路仍然受到製造挑戰的限制。

這家受美國制裁的科技巨頭週一推出了一項新的縮放定律和一種晶片架構,旨在到 2031 年交付相當於先進的 1.4 奈米處理節點的產品。
如果屬實,這項創新對華為來說是一個重要的里程碑,自 2019 年以來,華為一直無法獲得先進的半導體、荷蘭供應商 ASML 的領先光刻機以及尖端的電子設計自動化 (EDA) 工具。

華為提出的全新τ(Tau)縮放定律,預示著晶片製造方式的重大變化。幾十年來,晶片產業一直透過縮小電晶體的物理尺寸,在矽晶圓上整合更多電晶體來實現技術進步。而華為則押注於一種名為「時間縮放」的概念。

該公司並沒有試圖縮小硬體組件的尺寸,而是旨在透過壓縮有效時間常數 (τ) 來提高效能——本質上是加快訊號在設備、電路和系統中傳輸的速度。

華為科學委員會主席、公司半導體事業部總裁何廷波表示,在這條新道路上,改進光刻工具(中國半導體雄心壯志的關鍵瓶頸)「沒有必要」。

「短期來看,這可能確實能緩解中國晶片製造商對ASML頂級極紫外(EUV)光刻系統的迫切依賴,從而給ASML未來的訂單和市場預期帶來一些結構性壓力,」台灣經濟研究院下屬機構台灣產業經濟服務處處長兼研究員劉亞麗表示。

然而,劉女士提醒說,設計上的變通辦法終究有限。她表示,華為的新法規在物理限制範圍內提供了“架構優化方面的提升”,但這並不能完全取代硬體。

劉先生表示,只有將華為的架構與未來國產的高端光刻系統相結合,中國才能“將晶體管密度和計算能力推向真正的極限”,使自主光刻成為中國晶片產業“不可或缺的基礎安全線”。

幾十年來,半導體產業一直遵循摩爾定律——即微晶片上的電晶體數量大約每兩年翻一番。

但隨著電晶體尺寸接近原子極限,這種傳統的尺寸縮放路徑已大幅放緩。從歷史上看,將製程節點從 7 奈米縮小到 3 奈米和 1 奈米需要 ASML 的 EUV 和深紫外線 (DUV) 微影系統。

由於美國主導的製裁阻礙了中國獲得這種設備,包括中芯國際(SMIC)和長江儲存技術有限公司在內的中國最大晶片製造商的高管們在今年早些時候共同撰寫了一篇文章,呼籲在全國範圍內推動建立一家與ASML競爭的國內企業。

「華為的突破與其說是取代 DUV 和 EUV 等系統,不如說是一種長期的變通方案,旨在為智慧型手機和人工智慧等最先進的晶片獲得更高的性能,」DGA-Albright Stonebridge Group 的合夥人兼亞洲和美洲技術政策負責人 Paul Triolo 表示。

但對華為來說,一個關鍵問題仍然存在:在美國嚴格的出口管制下,該公司能否找到一家能夠生產其複雜設計的國內代工廠?

全球領先的晶片代工製造商已展開激烈的1.4奈米製程競賽。台積電計畫於2028年開始量產,三星電子和英特爾預計2029年跟進。

儘管華為的 2031 年時間表表明它仍然比全球競爭對手落後幾年,但劉指出,在“完全孤立且無法獲得西方頂級設備”的情況下取得這種創新水平,展現了“非凡的韌性”,並使華為在智能手機和人工智能領域擁有了強大的議價能力。

華為的何女士週一表示,新方法“對製造工藝友好”,不會給代工廠帶來重大的新障礙,但她也承認,某些挑戰仍“有待解決”。

然而,特里奧洛的語氣則更為謹慎。

他表示,實現 1.4nm 等效製程「並不意味著華為已經解決了與真正的 1.4nm 級半導體生產相關的製造、良率、散熱、供電、計量、檢測、缺陷管理和製程整合等問題」。

除了光刻技術之外,業內人士預計,先進的晶片封裝技術將在供應鏈中變得更加重要。

華為的 LogicFolding 架構透過降低減緩訊號傳輸的電阻來提升效能,使晶片的不同部分能夠更快地連接和通訊。

華為的何先生表示,LogicFolding 與傳統的 3D 晶片堆疊不同之處在於,它以「非常小的齒輪比」將電路與邏輯晶片連接起來——這一衡量標準類似於兩個相互嚙合的齒輪之間的關係。

透過壓縮各種邏輯路徑,華為可以大幅提高晶片內部佈線密度,從而為資料傳輸創造更短、更快的路徑。

「我們是世界上第一個真正從電子設計的角度實踐邏輯折疊的團隊,」她說。

蘇州證券的分析師週一在一份研究報告中寫道,這種轉變可能會「創造對包裝和測試設備的新需求」。

根據 Counterpoint Research 大中華區團隊副總監 Ethan Qi 表示,隨著摩爾定律在 1nm 以下的製程水準上遇到成本效益瓶頸,生成式人工智慧正在推動對多核心高效能運算的巨大需求,使得晶片間的連接至關重要。

齊表示:“華為在通信協議方面擁有長期積累的專業知識,這是一項重大優勢。在人工智能時代,誰能掌握芯片間通信協議,誰能像英偉達一樣佔據市場主導地位。”


股票代碼
(第 1  篇) 木蘭  於 2026/5/27 上午 06:27:00  說:

劉佩真就不必理他了.

這次華為的做法是在程式上面動手腳.不是改變光刻機.而華為以外都是用光刻機.

華為表示的很清楚.程式+先進封裝.取代EUV.也沒什麼不可以.方法不會僅有一種.

而中國的光刻機.已經完全自主了.表示到1.4奈米.中國確實可以自己做沒問題.

日本還用拓印的.他也是2奈米.


(第 2  篇) 木蘭  於 2026/5/27 上午 06:43:00  說:

他表示,實現 1.4nm 等效製程「並不意味著華為已經解決了與真正的 1.4nm 級半導體生產相關的製造、良率、散熱、供電、計量、檢測、缺陷管理和製程整合等問題」。
______________
都跟你講是利用程式.所以你說的這些.全部不成立.因為他並不是改變晶片電路.



(第 3  篇) 。。  於 2026/5/27 上午 06:44:00  說:

。。。。




»»»點我了解《造生基abc》


本站是美國註冊之國際網址,相關報導內容謹遵美國法律並接受註冊當地法院之管轄。
文章發表時,即代表作者同意將出版利益贈與本網站。
總編輯24小時申訴:0927-787033